PatentesOnline - Pesquisa de Patentes no Brasil

Classificação de Patentes

Índice:
H Eletricidade
H03 Circuitos eletrônicos básicos
H03L Controle automático, partida, sincronização, ou estabilização de geradores de oscilações ou pulsos eletrônicos
Classificação Descrição
H03L 1/02 Somente contra variações de temperatura
H03L 5/00 Controle automático de tensão, corrente, ou energia
H03L 5/02 De energia
H03L 7/00 Controle automático de frequência ou de fase;sincronização
H03L 7/04 Onde o elemento que determina a frequência compreende indutância e capacitância distribuídas
H03L 7/06 Utilizando um sinal de referência aplicado a uma malha trancada em frequência ou em fase (pll)
H03L 7/07 Utilizando várias malhas, por ex., Para a geração de um sinal de relógio redundante
H03L 7/08 Detalhes da malha trancada em fase (pll)
H03L 7/081 Dotadas de um defasador adicional controlado
H03L 7/085 Concernente principalmente à disposição de detecção de fase ou de frequência incluindo a filtragem ou a amplificação do
H03L 7/087 Utilizando pelo menos dois detectores de fase ou um detector de fase e de frequência na malha
H03L 7/089 Gerando o detector de fase ou de frequência pulsos de aumento ou de diminuição
H03L 7/093 Utilizando características de filtragem ou de amplificação particulares na malha
H03L 7/095 Utilizando um detector de bloqueio
H03L 7/099 Concernente principalmente ao oscilador controlado da malha
H03L 7/10 Para assegurar a sincronização inicial ou para alargar a faixa de captura
H03L 7/107 Utilizando uma função de transferência variável para a malha, por ex., Filtro passa
H03L 7/14 Para assegurar frequência constante quando as tensões de alimentação ou de correção falharem
H03L 7/18 Utilizando um divisor de frequência ou contador na malha
H03L 7/183 Sendo utilizada uma diferença de tempos para bloquear a malha, o contador contando entre dois números fixos ou o divisor
H03L 7/185 Utilizando um misturador na malha
H03L 7/187 Utilizando meios para sintonizar de modo grosseiro o oscilador, controlado por tensão (vco) da malha
H03L 7/193 Tendo o contador/divisor de frequência um pré
H03L 7/197 Sendo utilizada uma diferença de tempos para bloqueio a malha, o contador contando entre dois números variáveis no
H03L 7/23 Com contadores de pulsos ou divisores de frequência

Exemplos de patentes nesta classificação:

  • Circuito de acionamento de vco e sintetizador de freqüência.

    Circuito de acionamento de vco e sintetizador de frequência a presente invenção refere-se a um circuito de acionamento de vco e um sintetizador de freqúência em que a impedância vista de um terminal de controle de vcoé reduzida para impedir que as características de ruído de fase de vco degradem. Um circuito de acionamento de vco e um sintetizador de freqúência que tem o circuito de acionamento de.

    PI0707275-9A2

  • Sintetizador de freqüência.

    Sintetizador de frequência. Um objeto da presente invenção proporciona um sintetizador de frequência possuindo urna ampla faixa de deslocamento de freqúência que pode definir com precisão uma freqúêncía ao longo de uma ampla faixa utilizando um novo princípio. Como meio de solução especifico, um sinal sinusoidal de urna freqúência de saída de um oscilador controlado por voltagem é submetido a dete.

    PI0709653-4A2

  • Sintetizador de frequência.

    Sintetizador de freqüência este pedido é um pedido divisional do pedido de patente n<0> pi 0709653-4 de 14.03.2007, Fase nacional do pct/jp2007/055774 um objeto da presente invenção proporciona um sintetizador de frequência possuindo uma ampla faixa de deslocamento de frequência que pode definir com precisão uma frequência ao longo de uma ampla faixa utilizando um novo princípio. Como meio de solu.

    PI0722377-3A2

  • Aparelho de detecção de fase.

    Aparelho de detecção de fase. Um circuito detector de fase (500) inclui um primeiro multivibrador biestável (502), um segundo multivibrador biestável (504), uma primeira bomba de carga (506) e uma segunda bomba de carga (508). As saídas dos multivibradores biestáveis habilitam diretamente as bombas de carga em resposta aos sinais de sincronização recebidos. Um primeiro circuito de retardamento (51.

    PI9901014-3

  • Circuito travado em fase.

    "Circuito travado em fase". Trata-se de um circuito travado em fase que possui associado ao mesmo um primeiro conjunto de registro (21) para manter dados que definem um modo de operação do circuito travado em fase; e um segundo conjunto de registro (22) para manter os dados que definem um modo de operação do circuito travado em fase. Os comutadores (27 a 30) são fornecidos para acoplar um dos prim.

    PI0116823-1

  • Dispositivo e processo de controle automático de freqüência em um terminal de modo duplo.

    ''Dispositivo e processo de controle automático de freqüência em um terminal de modo duplo''. Um dispositivo afc (controle automático de freqüência) e um método de controle de freqüência de recepção em um terminal de modo duplo. Quando um terminal de modo duplo utiliza um ou dois circuitos afc, o tempo exigido para obter sincronização de rastreamento em um circuito pll para uma freqüência pode ser.

    PI9906755-2

  • Circuito de regulagem de fase de ordem superior.

    É indicado um circuito de regulagem de fase de ordem superior, com compensação automática de erro residual. O circuito de regulagem contém um detector de fase, que apresenta um critério de erros digital (binário)como objetivo da regulagem. O filtro da malha do circuito de regulagem de fase é dividido em uma trajetória lenta (de integrador) e em uma trajetória rápida. Na trajetória lenta (trajetóri.

    PI9105024-3

  • Detetor de fase com direção de freqüência.

    Detetor de fase com direção de freqüência um pll (212) inclui um detetor de fase (202) e uma bomba de carga (210 ou 212). O detetor de fase (300) inclui um primeiro flip-flop do tipo (302), um segundo flip-flop do tipo d (304) e uma porta and formando um circuito de reajuste (306). A bomba de carga (210 ou 212) inclui uma fonte de corrente ascendente (308) e uma fonte de corrente descendente (310).

    PI9904975-9

  • Sintetizador de freqüência pll acionado por sintetizador digital direto com pll de disponibilidade.

    "Sintetizador de freqüência pll acionado p or sintetizador digital direto com pll de disponibilidade". Trata-se de um sintetizador de freqüência (200) que usa um sintetizador digital (dds) (204) para gerar um sinal periódico altamente preciso. O dds (204) produz sinal que é filtrado por passagem de banda utilizando um (pll) de laço de bloqueio de fase de disponibilidade (pll) (214), para produzir .

    PI9607869-3

  • Circuito para fornecer um sinal de saída senoidal sintetizado digitalmente.

    Um circuito para fornecer um sinal de saída senoial sintetizado digitalmente, de múltiplas lases, que representa um conjunto de componentes simétricos pré- determinados de um sinal de fonte de múltiplas fases, e que possui uma relação de fases pré-determinada com o mesmo é apresentado. O circuito compreende um comparador de fases, um deslocador de fase e um sintetizador. O comparador de fases prod.

    PI8605143-1

  • Processo digital para correção do erro-de-fase na geração discreta de sinais periódicos.

    Permite o cálculo e a minimização do erro-de-fase que ocorre quando se faz a geração de sinais periódicos, mesmo nos casos em que o período do sinal não é um múltiplo inteiro do intervalo de amostragem. A implementação do processo necessitade um circuito dedicado gerador de sinais periódicos que possua a capacidade de interpolar ou extrapolar qualquer amostra do sinal no referido período. Ele apre.

    PI8703642-8

  • Aparelho e processo para controlar a largura de banda de elo de um elo de fase síncrona.

    Em um elo de fase síncrona (pll) (308), um detector de proximidade de borda (302) identifica um erro de fase, indicativo de uma diferença entre uma fase de um sinal de freqúência de referência (115) e uma fase de um sinal de freqúência de saída (116) ou (117), quer seja como desejável ou indesejável. Quando o erro de fase é identificado como desejável, um contador (301) determina uma taxa de alter.

    PI9405762-1

  • Economizador de energia programável para iluminação pública.

    "Economizador de energia programável para iluminação pública", descreve-se a presente patente como um economizador de energia programável para iluminação pública em geral. Com design e formato específico e de fácil instalação para melhor adaptação e segurança dos funcionários, características de fácil manuseio e manutenção, seguro e custo bastante acessível. A presente patente consiste no empreg.

    MU7802359-9

  • Método de filtragem para circuito de bloqueio de fase digital.

    "Método de filtragem para circuito de bloqueio de fase digital". Trata-se de um método de filtragem para circuito de bloqueio digital que compreende: definir um valor de diferença de fase ideal entre um relógio de entrada e um relógio de recuperação local; calcular uma diferença de fase entre o relógio de entrada e o relógio de recuperação local por um diminuidor; comparar a diferença de fase com .

    PI0107891-7

  • Processo e aparelho para supressão de erro de fase ou frequência.

    Um circuito de supressãqo de erro (301) e processo para o mesmo para um elo de fase síncrono (efs) (300). De acordo com uma modalidade da presente invenção, é detectada no efs (300) uma condição transiente, por exemplo, uma comutação de largura de faixa. O efs (300) é aberto durante um período de tempo (509) em resposta á detecção da condição transiente. A fase de um sinal de frequência de saída (.

    PI9406065-7

  • Sintetizador fracional -n, transceptor de rádio e processo de síntese de sinal.

    É revelado um sintetizador fracional-n empregando pelo menos um modulador sigma-delta de segunda ordem. Os bits mais significativos a partir do acumulador de saída(1011) do modulador de sigma-delta são utilizados como o controle de transporte para o divisor variável do separador de laço(103). A modulação para o sintetizador é introduzida como parte da entrada de número digital para o modulador sig.

    PI9105749-3

  • Loop travado por fase digital.

    "Loop travado por fase digital". Um pll digital inclui um pfd adaptativo, um filtro de loop adaptativo, um idac, um ico e um divisor. O pfd adaptativo recebe um sinal de referência e um sinal de realimentação, determina erro de fase entre os dois sinais, e provê um valor pfd para cada período de comparação de fase. A magnitude do valor pfd é ajustada para se obter rápida aquisição de freqüência e .

    PI0409107-8

  • Circuito de pll.

    Circuito de pll. Tem sido difícil que os circuitos de pll convencionais tenham uma característica de supressão de suprimir o ruído de fase a qual seja livre de variações devido à temperatura e diferenças individuais e estável em uma ampla banda de freqúência. A presente invenção provê um circuito de pll o qual pode absorver uma variação de característica de ruído de fase devido à temperatura e dif.

    PI0708235-5A2

  • Aparelho pll.

    Aparelho pll. É apresentada uma arte para impedir uma operação instável devido à temperatura em um aparelho pll, onde uma faixa adequada de um nível de amplitude de um sinal de frequência de referência externa é especificada, e uma tensão de controle é alimentada a um oscilador de tensão controlada, dependendo do nível de amplitude incidir, ou não, na faixa adequada. O aparelho pll inclui: uma uni.

    PI1100980-2A2

  • Comando interno sobre freqüência fm para ar condicionador split.

    Comando interno sobre frequência fm para ar condicionado split. Patente de modelo de utilidade para um comando interno sobre frequência fm para ar condicionado split que é compreendido por uma placa de emissão de freqúência fm (1), uma placa receptora de freqúáncia fm (2), uma antena aterrada na tubulação de cobre (3), uma antena receptora (4), uma válvula solenóide da linha de líquido (5), um pre.

    MU8800304-3U2

  • Circuito em anel travado em fase.

    "Circuito em anel travado em fase". É apresentado um detector de fase que á ativado com ambos os flancos ascendente e decadente de um sinal de pulso de entrada. Isto efetivamente duplica a freqüência do sinal de entrada. Quando o detector de fase é usado em um circuito travado em fase, a freqüência duplicada significa que relação de divisão mais baixo pode ser usada, reduzindo dessa maneira qualqu.

    PI9908735-9

  • Sincronização sem fio automática de sistemas de vigilância de artigos eletrônicos.

    "Sincronização sem fio automática de sistemas de vigilância de artigos eletrônicos". É fornecido um sistema de elo de fase síncrona sem fio distribuído para sincronizar a forma de onda de modulação da portadora de transmissão, como regulação de pulso de transmissor em um sistema eas pulsado e a função de varredura de trânsito para sincronização rf de varredura. Para remover o efeito de ruído de fa.

    PI0207122-3

  • Regenerador de cadência.

    O regenerador de cadência é desenvolvido em forma de circuito de regulagem de fase(pll) e apresentaum detetor de fases (det) que compara a posição de fase do sinal de entrada (sp) com aquela do sinalde saída (sa) cuja frequência é aproximadamente n vezes menor do que a frequência do oscilador. Nodetetor de fases (det) são obtidos, a partir do sinal regenerado (sa), dois sinais (sa) retardados de l.

    PI8602057-9

  • Sintetizador de frequência variável, processo de síntese de frequência de sinal, e radiotelefone.

    O presente pedido de patente se refere ao uso de um sintetizador (903) de frequência num radiotelefone (901). O sintetizador (903) é de um tipo n fracionário. O sintetizador utiliza acumuladores (1000) múltiplos travados, dentro de uma rede de acumuladores a fim de desempenhar integrais múltiplas de sinal (215) de entrada. As saídas dos acumuladores são combinadas em série para formar um sinal (22.

    PI9205908-2

  • Processo e dispositivo para alinhar a fase de um oscilador de frequência local estável.

    De acordo com a presente invenção, um número ilimitado de etapas ou incrementos de dimensão dada são obtidos em uma linha de retardo para alinhamento de fase de, por exemplo, o sinal de um oscilador a cristal (xo) transitoriamente comutando entre duas linhas de retardo paralelas. Uma linha de retardo opera como uma linha de retardo ativa ou habilitada ao passo que a outra linha é desabilitada ou i.

    PI9406334-6

  • Processo e disposição para a recuperação de cadência.

    No enchimento bit a bit de sinais síncronos da hierarquia multiplex-digital-síncrona estabelece-se um jitter com saltos de fase de 8 ui, que dificulta uma recuperação de cadência. Por isso procura-se uma possibilidade de converter jitter em wander. Isto é obtido com auxílio de um enlace de regulagem de fase (pll) na qual é intercalado um compensador-salto de fase (7) entre a saída (4) de um discri.

    PI9007998-1

  • Oscilador de microondas com característica de ruído de fase incrementada.

    Patente de invenção:"oscilador de microondas com característica de ruído de fase incrementada". A característica de ruído de fase de um oscilador de microondas que compreende uma cavidade (2) excitada por um elemento ativo (1) é incrementada mediante a introdução de um discriminador de freqüência englobado mediante o emprego da mesma cavidade do oscilador. As ondas transmitidas e refletidas pela c.

    PI9306836-0

  • Processo e aparelho para ativar uma pluralidade de elementos de eleo de fase síncrona.

    Um aparelho e um processo ativam elementos de um elo de fase síncrona (efs) (300). O efs 300 inclui uma pluralidade de elementos (202, 203, 204, 205). Cada elemento produz um sinal de saída (207, 208, 209, 116 ou 117). Cada elemento possui um tempo de resposta t3-t2 definido pela diferença em tempo entre um primeiro tempo t2 em que o elemento é ativado e um segundo tempo t3, que ocorre após o prim.

    PI9405782-6

  • Arranjo para sincronizar transmissores de alta-frequência de uma rede de onda comum.

    arranjo para sincronizar transmissores de alta-frequência de uma rede de onda comuma presente invenção refere-se a um fluxo de dados digitais (ts) que é gerado primeiramente em uma estação mestre (z) sob a forma de quadros de dados periódicos e é alimentado aos transmissores individuais de alta- freqúência (s1 a sx) de uma rede sincronizada, de modo a sincronizar o tempo de transmissão do fl.

    PI0709904-5A2

  • Dispositivo de comunicação sem fio com oscilador de loop travado por fase.

    "Dispositivo de comunicação sem fio com oscilador de loop travado por fase". Um circuito gerador de freqüência utiliza um pré-escalonador de módulo em quadratura no qual dois sinais de controle são usados para selecionar o módulo do pré-escalonador. Os sinais de controle de módulo são gerados por um contador de múltiplos estágios no qual dois estágios contadores independentes são usados para gerar.

    PI0312388-0

  • Processador digital.

    Processador digital. Um objetivo da presente invenção consiste na redução de geração de ruído espúrio devido a um funcionamento incorreto de um conversor a/d em um dispositivo que realiza processamento digital mediante conversão de um sinal analógico de características altamente cíclicas em um sinal digital utilizando o conversor a/d. Como meio de solução concreta, por exemplo, em um sintetizador .

    PI0709654-2A2

  • Transceptor utilizando um misturador de rejeição harmônica.

    "Transceptor utilizando um misturador de rejeição harmônica". A presente invenção descreve um transceptor sem fio que inclui um transmissor que possui um misturador de rejeição harmônica e um loop travado em fase de saída rf em uma arquitetura de conversão para transmissão de duas etapas, e um receptor de conversão direta. O transmissor inclui um oscilador local para produzir um sinal em um múltip.

    PI0307099-9

  • Método para operar um gerador.

    A invenção se refere a um método para operar um gerador suprindo potência em alta freqúência a um transdutor ultra-sônico, em particular para processo de soldagem ultra-sônica. Baseado em um processamento digital, o método de acordo com a presente invenção compensa não só variações da freqúência ressonante em uma ampla faixa, mas ainda proporciona o controle de um deslocamento do ponto ressonante .

    PI9500024-0

  • Estação base.

    "Circuito em anel de retenção de fase digital, e, estação base". Um circuito em anel de retenção de fase discreto e processo para suportar sincronização global de comunicações de dados em um sistema de comunicações móveis. De maneira a assegurar sincronização de quadro emissor, sinais de relógio de dados de quadro emissor e um sinal de sincronização tem de ser travados em fase com um sinal de refe.

    PI9612025-8

  • Vco de polarização ajustável.

    Vco de polarizaçao ajustável. Um receptor de rf dinamicamente programável inclui um oscilador controlado por voltagem de polarização ajustável (abvco) que opera nos modos de baixa interferência e alta interferência. O abvco usa uma corrente de acionamento para gerar um sinal de saida cuja frequência varia com base em uma voltagem de controle. Quando um detector de rádio interferência ou interferid.

    PI0518324-3

  • Método e equipamento para compensar erro de freqüência de oscilador local.

    "Método e equipamento para compensar erro de freqüência de oscilador local". O erro de freqüência de um oscilador é minimizado pela caracterização do oscilador. Um sinal de referência a partir de uma fonte externa contendo um erro de freqüência mínimo é fornecido para um dispositivo eletrônico. O sinal externo é utilizado como uma freqüência de referência para estimar o erro de freqüência de uma f.

    PI0110684-8

  • Dispositivo eletrônico para o controle de uma fonte de alimentação ininterrupta.

    Dispositivo eletrônico para o controle de uma fonte de alimentação ininterrupta para monitorar continuamente a rede elétrica, ativando o correto desligamento de um computador(9) alimentado por uma fonte de alimentação ininterrupta quando da falta de energia elétrica e antes que a fonte de alimentação ininterrupta descarregue totahnente, evitando os efeitos nocivos de perda de arquivos e danos no h.

    PI0905548-7A2